R6000
| R6000 | |
| Gyártás | 1989—1991 |
| Tervező | MIPS Computer Systems |
| Gyártó | Bipolar Integrated Technology |
| Max CPU órajel | 60–66, 80 (MHz) |
| Gyártás technológia méret | 0,5 μm[1] |
| Utasításkészlet | MIPS II |
| Architektúra | MIPS |
| Magok száma | 1 |
| L1 gyorsítótár | 16 KiB adat / 64 KiB utasítás[2] |
| L2 gyorsítótár | 512 KiB[3] |
| Tokozás | 229 tűs PGA,[4]:28 többcsipes modul[5] |
| Tranzisztorok száma | 89000[6] |
| Alkalmazása | szerverek |
| Előd | R3000 |
| Utód | R4000 |
Az R6000 egy a MIPS Computer Systems által kifejlesztett 32 bites mikroprocesszor-csipkészlet, amely a MIPS II utasításkészlet-architektúrát (ISA) implementálja. 1990 és 1991 között volt elérhető. A csipkészlet a következő csipekből állt: R6000 mikroprocesszor, R6010 lebegőpontos egység és R6020 rendszersín vezérlő. Az R6000 volt a MIPS II ISA első implementációja. TLB- és gyorsítótár-architektúrája eltér a MIPS-család többi tagjától.[7][8] Az R6000 emittercsatolt logikával (ECL) készült. Az 1980-as évek közepén és végén széles körben elterjedt módszer volt, hogy a csúcskategóriás mikroprocesszorokat nagy sebességű logikával, például ECL-lel valósították meg. Mivel a MIPS egy gyártókapacitás nélküli (fabless) vállalat volt, az R6000 csipkészletet a Bipolar Integrated Technology (BIT) gyártotta, ami a MIPS szerződéses gyártójaként működött 1989 novembere óta. A gyártási problémák miatt az R6000 szállítása a MIPS Computer Systems felé akadozott, igen szaggatott volt, ezért szerződéses korlátozásokat vetettek ki a BIT-re, ami megakadályozta a vállalatot abban, hogy más potenciális ügyfeleknek szállítson. Ezek a problémák több mint egy éven át fennálltak, ám a jelentések szerint 1991-ben megoldódtak, lehetővé téve a BIT számára, hogy más ügyfeleket keressen a termék számára, és a MIPS-szel kötött külön licencszerződés részeként, képes legyen a csip testre szabott változatainak gyártására és értékesítésére.[9]
Az R6000-nek kevés felhasználója volt. A processzor alapváltozatai 60–66 MHz-es órajelen működtek, de a Control Data Systems (CDS) egy 80 MHz-es változatot használt csúcskategóriás 4680-300-as sorozatú InforServer szerverében. A MIPS az R6000-es processzort az RC6260 és RC6280 szervereiben használta.[10] Egy 1991 elején megjelent ismertető úgy írta le a terméket, mint „a leggyorsabb rendszer, amelyet a CPU és az FPU teljesítménye szempontjából teszteltünk”, lehetővé téve „prémium ár” felszámítását, miközben az alapkonfiguráció ára 150 000 dollártól kezdődött. Egyes modellek szállítási idejét azonban „több hónapra” becsülték a processzor beszállítójával kapcsolatos bizonytalanságok miatt.[11] A processzor rövidesen eltűnt a mainstream piacról. Az R6000-es tervezettel kapcsolatos gyártási problémák komoly pénzügyi gondokat okoztak a MIPS Computers-nek, és ez volt az egyik oka annak, hogy a céget végül felvásárolta az SGI. Az SGI-ből való 1999-es kiválásakor a MIPS Technologies örökölte az R6000 jogait.[12]
Technikai adatok
[szerkesztés]Az R6000-es processzor és a csipkészlet többi eleme 0,5 μm-es ECL gyártási technológiával készült. A MIPS R6280-ba épített r6300-as processzorkártya egy 14,4×15 inch méretű nyomtatott áramköri lap, amelyre külön csipek formájában került fel a processzor, lebegőpontos koprocesszor (FPC), sínvezérlő, külső számolóegységek: a lebegőpontos ALU és a fixpontos szorzó-osztó, valamint a gyorsítótár RAM-ok, és néhány speciális regiszter is külső csipekkel lett megvalósítva.[4] A „Control Data 4680 Multi Processor” kártyán a processzor egy többcsipes modulba került, a többi összetevő ezen is az alaplapra szerelt csip.[5] A processzor 36 bites fizikai címet alkalmaz, ami 64 GiB-nyi fizikai tár címzését teszi lehetővé. A MIPS R6280 jelű kiszolgálóját alapkiépítésben 256 MiB memóriával kínálták (1989),[10] ami legfeljebb 1 GiB lehetett, kiépítéstől függően (1990).[13]
Az R6000 CPU tranzisztorszáma 89 000, lapkamérete 9,9×10,1 mm, fogyasztása 23 W. Az R6010 FPC tranzisztorszáma 88 000, lapkamérete 9,9×9,6 mm, fogyasztása 20 W. Az R6020 sínvezérlő tranzisztorszáma 66 000, lapkamérete 9,4×9,6 mm, fogyasztása 20 W. Mind a három csip 259 tűs PGA tokozással készült.[13][4] A CDC processzorváltozata 317 tűs lefelé néző üregű kerámia PGA tokba került.[14] A processzor első- és második szintű gyorsítótárakat kezel. A TLB logika a processzorban van, viszont a TLB a gyorsítótár-memóriákban kialakított memóriapartíciókat használja tárként. Az L1 gyorsítótárat a külön 64 KiB méretű utasítás-gyorsítótár és a 16 KiB méretű adat-gyorsítótár alkotja, az L2 gyorsítótár közös, mérete 512 KiB-től 2 MiB-ig terjedhet, konfigurációtól függően.[2][13] Az első szintű adat-gyorsítótár közvetlen leképzésű, sorhossza 8 szó. Az első szintű utasítás-gyorsítótár átíró (write-through) rendszerű, sorhossza 2 szó. A második szintű gyorsítótár két utas csoport-asszociatív, visszaíró (write-back) rendszerű, sorhossza 32 szó.[13]
A processzor külső lebegőpontos egységet (BIT 3110 FALU) és külső szorzóegységet használt (BIT 3120 FMPY), melyek a rendszersíneken csatlakoznak a processzorhoz. Ezek BIT gyártmányú szabványos VLSI ECL csipek.[4]:2
Jegyzetek
[szerkesztés]- ↑ Khan 1990 R6000: 0.5 μm transistor pitch ECL process
- ↑ a b Khan 1990
- ↑ Khan 1990 R6000: Figure 6. The secondary cache is 512 Kbyte and two-way set-associative.
- ↑ a b c d Ld. alaplap specifikáció, r6300-cpu-board-spec.tar.bz2
- ↑ a b IEEE CICC
- ↑ Khan 1990 R6000 processzor
- ↑ George Taylor, Peter Davies, Michael Farmwald: The TLB slice—a low-cost high-speed address translation mechanism (angol nyelven) (pdf). ISCA '90: Proceedings of the 17th annual international symposium on Computer Architecture pp. 355–363. ACM, 1990. május. DOI:10.1145/325164.325161. (Hozzáférés: 2022. augusztus 11.) „The MIPS R6000 microprocessor relies on a new type of translation lookaside buffer — called a TLB slice ...”
- ↑ Kane 1991 R6000 TLB, 4-9
- ↑ MIPS Lifts Bar on Shipments Of BIT R6000 Microprocessor, 18. o. (1991. szeptember 23.)
- ↑ a b RC6280 RISComputer. MIPS Computer Systems Inc. (1989. december 31.)
- ↑ Tested Mettle, 71-72,74-78,80. o. (1991. január 1.)
- ↑ R6000 (angol nyelven) (wiki). Linux/MIPS, 2012. január 30. (Hozzáférés: 2022. augusztus 11.) „The R6000 is not supported by Linux/MIPS.”
- ↑ a b c d Taylor
- ↑ IEEE CICC p.3 Package design
Fordítás
[szerkesztés]Ez a szócikk részben vagy egészben a R6000 című angol Wikipédia-szócikk ezen változatának fordításán alapul. Az eredeti cikk szerkesztőit annak laptörténete sorolja fel. Ez a jelzés csupán a megfogalmazás eredetét és a szerzői jogokat jelzi, nem szolgál a cikkben szereplő információk forrásmegjelöléseként.
Források
[szerkesztés]- ↑ Kane 1991: Gerry Kane, Joe Heinrich. MIPS RISC Architecture (pdf), 2 (angol nyelven), Prentice Hall PTR [1991. szeptember 11.] (1992). ISBN 0135904722, 9780135904725 – Teljes referencia kézikönyv, részletesen leírja az R2000, R3000, R4000 és R6000 (együttesen R-sorozat néven ismert) processzorokat és a kapcsolódó koprocesszorokat
- ↑ Khan 1990: Ashis Khan: CMOS and ECL implementation of MIPS RISC architecture. (angolul) (hely nélkül): Elsevier B.V. 1990. in: Microprocessors and Microsystems, Volume 14, Issue 6, July–August 1990, Pages 367-375
- ↑ Taylor: George Taylor, MIPS: R6000 Microprocessor / RC6280 Compute Server (angol nyelven) (pdf). MIPS, 1990. augusztus 20. (Hozzáférés: 2022. augusztus 13.)
- ↑ IEEE CICC: An 80 Mhz Mips R6000 Cpu Using Multi Chip Module Technology (angol nyelven) (pdf). 1992 Proceedings of the IEEE Custom Integrated Circuits Conference. IEEE, 1992. május. DOI:10.1109/CICC.1992.591345. (Hozzáférés: 2022. augusztus 11.)
További információk
[szerkesztés]- "MIPS Chip Set Implements Full ECL CPU". (December 1989). Microprocessor Report. pp. 1, 14–19.
- Horowitz, M. et al. (1990). "A 3.5ns, 1 Watt, ECL register file". ISSCC Digest of Technical Papers, pp. 68–59, 267.
- Roberts, D.; Layman, T.; Taylor, G. (1990). "An ECL RISC microprocessor designed for two level cache". Compcon Spring '90 Digest of Technical Papers, pp. 228–231.
- Thorson, M. (January 1990). "ECL Bus Controller Hits 266 Mbytes/s". Microprocessor Report. pp. 12–13.
